新的生產(chǎn)節(jié)點(diǎn)采用臺(tái)積電的超級(jí)電源軌(SPR)背面供電網(wǎng)絡(luò)(BSPDN)，可實(shí)現(xiàn)增強(qiáng)的供電，將所有電源通過(guò)芯片背面?zhèn)鬏?，并提高晶體管密度。但是，雖然BSPDN解決了一些問(wèn)題，但它也帶來(lái)了其他挑戰(zhàn)，因此需要額外的設(shè)計(jì)工作。

從2025年末到2026年末，N2P、N2X和A16將陸續(xù)推出，不會(huì)同時(shí)出現(xiàn)，但都會(huì)在2026年年底前為大批量生產(chǎn)做好準(zhǔn)備。這些技術(shù)有許多相似之處，包括采用GAA架構(gòu)的晶體管以及高性能金屬-絕緣體-金屬電容器。

A16工藝還將結(jié)合臺(tái)積電的超級(jí)電軌架構(gòu)，即背部供電技術(shù)。這可以釋放出更多的布局空間，提升邏輯密度和效能，適用于具有復(fù)雜信號(hào)及密集供電網(wǎng)絡(luò)的高性能計(jì)算產(chǎn)品。與N2P工藝相比，A16在相同工作電壓下速度快了8-10%，或在相同速度下功耗降低15-20%，同時(shí)密度提高至原來(lái)的1.1倍。

臺(tái)積電設(shè)計(jì)解決方案探索和技術(shù)基準(zhǔn)測(cè)試部門(mén)總監(jiān)Ken Wang表示，從架構(gòu)上講，A16晶體管與N2晶體管相似。這簡(jiǎn)化了從N2遷移到該工藝技術(shù)的過(guò)程。

“從N2P到A16的邏輯布局遷移實(shí)際上非常簡(jiǎn)單，因?yàn)閱卧Y(jié)構(gòu)和大多數(shù)布局模式都完全相同，”Ken Wang說(shuō)。“因此，除了保持相同的正面結(jié)構(gòu)外，A16的優(yōu)點(diǎn)還在于它繼承了N2設(shè)備寬度調(diào)制的NanoFlex功能，以實(shí)現(xiàn)最大驅(qū)動(dòng)強(qiáng)度?！?/p>

臺(tái)積電的超級(jí)電源軌通過(guò)專(zhuān)門(mén)的接觸器將背面供電網(wǎng)絡(luò)直接連接到每個(gè)晶體管的源極和漏極，從而最大限度地縮短了導(dǎo)線(xiàn)長(zhǎng)度和電阻，以最大限度地提高性能和功率效率。從生產(chǎn)角度來(lái)看，這種實(shí)現(xiàn)是最復(fù)雜的BSPDN設(shè)計(jì)之一，其復(fù)雜性超過(guò)英特爾的PowerVia。

然而，先進(jìn)的BSPDN實(shí)現(xiàn)也意味著芯片設(shè)計(jì)人員必須完全重新設(shè)計(jì)他們的供電網(wǎng)絡(luò)，以新的方式進(jìn)行布線(xiàn)，因此，應(yīng)用新的布局和布線(xiàn)策略，這是意料之中的。此外，他們還必須進(jìn)行一些熱緩解，因?yàn)樾酒臒狳c(diǎn)現(xiàn)在將位于一組導(dǎo)線(xiàn)下方，使散熱更加困難。

設(shè)計(jì)帶有背面PDN的芯片本質(zhì)上意味著采用新的實(shí)現(xiàn)方法，因?yàn)樵S多事情都在發(fā)生變化，包括設(shè)計(jì)流程本身。Ken Wang提到了使用新的熱感知布局和布線(xiàn)軟件、新的時(shí)鐘樹(shù)構(gòu)造、不同的IR-Drop分析、不同的功率域和不同的熱分析簽核等。

考慮到新的實(shí)施流程，需要新版本的EDA工具和仿真軟件。由于A(yíng)16類(lèi)似于臺(tái)積電N2的節(jié)點(diǎn)，因此許多事情都已準(zhǔn)備就緒，盡管Cadence和新思科技(Synopsy)等領(lǐng)先EDA制造商僅推出了“pre-0.5版本”工具。

“A16是一種適合復(fù)雜路線(xiàn)和高密度PDN設(shè)計(jì)的技術(shù)，”Ken Wang說(shuō)。“然而，它也帶來(lái)了新的挑戰(zhàn)，因此需要額外的設(shè)計(jì)工作。我們的背面接觸VB也需要認(rèn)真完成硅驗(yàn)證。與此同時(shí)，我們有一個(gè)全面的A16 EDA支持計(jì)劃，該計(jì)劃正在進(jìn)行中，我們將繼續(xù)更新A16 EDA狀態(tài)?！?/p>

值得注意的是，A16工藝未出先火，已經(jīng)獲得多方預(yù)定。此前有消息稱(chēng)，OpenAI將采用臺(tái)積電最先進(jìn)A16工藝制程，即1.6nm定制芯片，專(zhuān)為Sora打造。根據(jù)規(guī)劃，OpenAI的ASIC芯片預(yù)計(jì)將陸續(xù)在臺(tái)積電3納米和后續(xù)A16制程中投片生產(chǎn)。

作為目前披露的最先進(jìn)制程，A16也是臺(tái)積電邁向埃米級(jí)的第一步，預(yù)計(jì)2026年下半年開(kāi)始量產(chǎn)，2027年上市。相比之下，英特爾和三星的同級(jí)別工藝——14A和SF 1.4，預(yù)計(jì)要到2027年才能量產(chǎn)。

而且不同于英特爾，臺(tái)積電曾表示，ASML最新的High-NA EUV光刻機(jī)并不是是生產(chǎn)A16工藝芯片所必需的。據(jù)悉，High-NA EUV光刻機(jī)每臺(tái)的成本達(dá)3.8億美元以上

但值得注意的是，A16的BSPDN工藝較為復(fù)雜且被臺(tái)積電宣稱(chēng)為「世界首創(chuàng)」，目前還沒(méi)有人正在大規(guī)模生產(chǎn)，因此這份計(jì)劃仍有很大的變化空間。